

YILDIZ TEKNİK ÜNİVERSİTESİ

ELEKTRİK-ELEKTRONİK FAKÜLTESİ

BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

BLM2611 Lojik Devreler Dersi Grup 1

Ödev 3

Prof. Dr. Gökhan BİLGİN


Tarık TAŞKIN

21011022


Soru-1

Problem: 1010 bit dizisi geldiğinde çıkışı 1 yapan ardışıl devrenin JK flip-floplarla tasarlanması.

Durum Diyagramı




Durum Tablosu ve Karnaugh Haritaları




Devrenin simülasyon ortamında uygulanması:

Girdi: 1 _ _ _




1010 bit dizisi geldiğinde çıkışın 1 olması için sırasıyla 1,0,1,0 bitleri gelmesi gerekmektedir. Bu yüzden ilk önce 1 girdisi ve clock sinyali gönderilir, çıktının 0 olması beklenir.

Girdi: 1 0 _ _




Ardından 0 girdisi ve clock sinyali gönderilir, çıktının 0 olması beklenir.

Girdi: 1 0 1 _



1 girdisi gönderilir ve clock sinyali gönderilir, çıktının 0 olması beklenir.

Girdi: 1 0 1 0




Son olarak 0 girdisi gönderilir ve çıktının 1 olması beklenir.

Eğer yukarıdaki örnekteki gibi istenilen şifre değil de farklı bir şifre girilseydi çıktı 0 olacaktı. Devre, durum diyagramında belirtildiği gibi herhangi bir durumda istenilenin dışında bir girdi girildiğinde kendinden önceki durumlardan birine geri dönüp doğru girdi gelene kadar bu işlemi devam ettirecekti.


Soru-2

Problem: 0-7 sayıcı devresinin bir sonraki duruma geçişi x girişine bağlı olacak şekilde JK flip-floplarla tasarlanması.


Durum Diyagramı




Durum Tablosu ve Karnaugh Haritaları




Devrenin simülasyon ortamında uygulanması:




Başlangıçta çıktı 000 durumundadır. Girdi olarak 0 ve clock sinyali gönderildiğinde çıktının değişmemesi beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 001 olması beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 010 olması beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 011 olması beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 100 olması beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 101 olması beklenir.




Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 110 olması beklenir.



Girdi olarak 0 ve clock sinyali gönderildiğinde çıktının yine aynı durumda kalarak 110 olması beklenir.



Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 111 olması beklenir.



Girdi olarak 1 ve clock sinyali gönderildiğinde çıktının bir sonraki duruma geçerek 000 olması beklenir. 3 bit ile maksimum 8 durum ifade edilebileceğinden dolayı son duruma gelindiğinde ve bir sonraki duruma geçilmek istenildiğinde ilk duruma geri dönülür.